4-97  分谐波采样锁相环和分频式锁相环的性能比较

冯  雷

锁相环路（PLL）是一个能够跟踪输入信号相位的闭环自动控制系统，具有载波跟踪特性，可以提取淹没在噪声中的信号。锁相环可分为全数字锁相和取样锁相环。其中取样锁相环为数模混合锁相环路，又可分为分谐波采样锁相环和分频式锁相环。分频式锁相环具有较高的稳定度、较低的相位噪声和易于集成等优点，而分谐波采样锁相环还可以提供更低的相位噪声，它们在通信技术中都有着广泛的应用。

根据分谐波采样锁相环和分频式锁相环原理框图及电路图（图1，2），可以分析，对于采用无源比例滤波器的高增益PLL，环路捕获带宽的近似公式为Dw_p=2(k_doxw_n)^1/2。当环路参数相同时，分谐波采样PLL与分频式PLL相比，阻尼系数x与无阻尼振荡频率w_n都要大N^1/2倍，环路增益大N倍，因此其环路捕获带宽要比分频式PLL大N倍。而分频式PLL对VCO的捕获带宽为其环路捕获带宽的N倍，当两种环路对VCO的捕获范围相同时，分谐波采样式PLL需要的捕获带宽要比分频式PLL大N倍。在实际应用中，由于分谐波采样会引入相移，产生多个谐波干扰成分，对于这个频率，鉴相器的灵敏度会大大降低，需加扩捕电路辅助捕获入锁。而对于分频式PLL，由于是在锁定后进行分频，减小了谐波干扰，同时分频器也随数字电路的发展易于实现，且灵活性大，常选用分频式PLL。

从环路性能上看，PLL输出信号相噪与各噪声源的关系从图3，4分析得到，在分谐波式PLL中，由于没有使用分频器，所以在分谐波式PLL中，q_nM =q_nN = 0，即无分频器的相位噪声。同时，q_nR、q_nM（q_nSRD）、q_VCO、q_nPD和q_nLPF对q_nO的影响将比分频式采样PLL减少了20logN(dB)。所以，当使用相同的参考源与VCO的条件下，如果参考源的噪声远低于其他噪声源，分谐波采样PLL有比分频式采样PLL更低的输出相位噪声；反之，如果参考源的噪声远大于其他噪声源，分频式采样PLL有比分谐波采样PLL更低的输出相位噪声。

最后在分谐波采样锁相环和分频式锁相环器件的对比测试中，表1也可以看出分谐波采样PLL不仅具有良好的频率精度，而且具有很低的相位噪声。在实际应用中，分谐波采样PLL中会产生多余的谐波且应采用分立元件不宜调试，应用于对相位噪声要求非常严格的精密仪器或通信中；而分频式PLL易集成，频率稳定度高，相位噪声较低，所以在通信、雷达、电子对抗系统中多用分频式PLL。